標題如何解決線路板在高速設計中信號的完整性問題

提供者：深圳市卡博爾科技有限公司發布時間：2018/4/20 閱讀次數：297次 >>進入該公司展臺

關于線路板信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線的特性阻抗，負載端的特性，走線的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線的拓樸。

數據來源：http://www.kbrfpc.com

① 凡本網注明"來源：易推廣"的所有作品，版權均屬于易推廣，未經本網授權不得轉載、摘編或利用其它方式使用。已獲本網授權的作品，應在授權范圍內

使用，并注明"來源：易推廣"。違者本網將追究相關法律責任。

② 本信息由注冊會員：深圳市卡博爾科技有限公司發布并且負責版權等法律責任。